회전

Scientific Reports 13권, 기사 번호: 9416(2023) 이 기사 인용

측정항목 세부정보

ADC(아날로그-디지털 변환기)는 혼합 신호 집적 회로(IC)의 중요한 구성 요소이지만 지난 10년 동안 성능이 크게 향상되지 않았습니다. 획기적인 개선(소형, 저전력 및 신뢰성 있는 ADC)을 달성하기 위해 스핀트로닉스는 CMOS와의 호환성과 스토리지, 뉴로모픽 컴퓨팅 등의 광범위한 애플리케이션으로 인해 적절한 후보로 간주될 수 있습니다. 본 논문에서는 SOT(스핀-궤도 토크) 스위칭 메커니즘을 갖춘 평면 내 이방성 자기 터널 접합(i-MTJ)을 사용하는 3비트 스핀-CMOS 플래시 ADC의 개념 증명을 설계, 제작 및 특성화합니다. . 이 ADC에서 각 MTJ는 중금속(HM) 폭 엔지니어링에 따라 임계값이 설정되는 비교기 역할을 합니다. 이러한 접근 방식은 ADC 설치 공간을 줄일 수 있습니다. 실험 측정을 기반으로 한 몬테카를로 시뮬레이션은 프로세스 변동/불일치로 인해 제안된 ADC의 정확도가 2비트로 제한된다는 것을 보여줍니다. 또한, 최대 차동 비선형성(DNL) 및 적분 비선형성(INL)은 각각 0.739LSB(최하위 비트) 및 0.7319LSB입니다.

ADC는 아날로그 입력을 디지털 출력으로 변환하고 계산 시스템에서 중요한 역할을 합니다1,2,3,4. 심층 신경망(DNN) 구현을 위한 CiM(컴퓨팅 인 메모리)이 떠오르면서 소형 저전력 ADC에 대한 필요성이 증가하고 있습니다5,6,7. 기존 ADC는 대규모 프로세스 변동과 확장된 노드의 낮은 성능으로 인해 기술 확장에 어려움을 겪고 있습니다. 최근 발표된 ADC 로드맵에 따르면 ADC 성능은 현재 기술을 사용하여 향후 몇 년 동안 분해능, 면적 및 전력 소비 측면에서 뚜렷한 개선을 보이지 않습니다8. 한 가지 유망한 솔루션은 기존의 CMOS(상보성 금속 산화물 반도체) 기술에서 스핀-CMOS 기술과 같은 새로운 하이브리드 기술로 전환하는 것입니다9.

자기 터널 접합(MTJ)은 CMOS와의 호환성, 비휘발성, 높은 유지 시간 및 긴 내구성으로 인해 많은 응용 분야에 대한 스핀트로닉 장치로서 유망한 후보입니다10,11,12. MTJ는 두 개의 강자성(FM) 층 사이에 끼워진 산화물 층으로 구성됩니다. FM 중 하나의 자화 방향은 고정되어 있으며 이를 고정층(PL)이라고 하며, 쉬운 축을 따라 전환할 수 있는 다른 하나를 자유층(FL)이라고 합니다. FL과 PL의 자화 방향이 평행하면 장치는 평행 상태(P 상태)에 있고, 여기서 MTJ는 낮은 저항(논리 '0')을 나타내는 반면, FL의 자화 방향이 평행하면 PL 반대 방향에서는 장치가 역평행 상태(AP 상태)에 있고 높은 저항(논리 '1')을 나타냅니다. FL의 자기 방향은 스핀 전달 토크(STT) 메커니즘을 통해 MTJ를 통해 충전 전류(ISTT)를 전달함으로써 조정될 수 있습니다. 그러나 이 스위칭 방법의 과제 중 하나는 장치에 많은 양의 ISTT가 발생하면 얇은 산화물 층이 파손되어 MTJ의 신뢰성과 내구성이 저하될 수 있다는 것입니다. SOT(Spin-Orbit Torque) 기반 MTJ는 스위칭 효율을 향상시키면서 이 문제를 극복하기 위해 제안되었습니다. SOT에서는 임계 충전 전류(ISOT,crit)보다 큰 충전 전류(ISOT)가 중금속(HM)을 통해 흐르고 스위칭은 스핀 홀 효과(SHE)를 통해 SOT에 의해 수행됩니다.

최근 SOT 기반 MTJ를 사용하여 ADC를 설계하는 여러 연구가 보고되었습니다8,18,19,20,21. Jiang 등8은 SHE와 전압 제어 자기 이방성(VCMA)을 기반으로 한 스핀트로닉 ADC를 개발했습니다. 각 MTJ의 ISOT, crit를 조정하기 위해 저항성 사다리를 사용하여 MTJ에 서로 다른 전압을 제공합니다. 이러한 접근 방식은 전력 오버헤드와 안정성 문제로 어려움을 겪습니다18. 다른 연구18,19,20,21에서는 HM의 너비(wHM)가 ISOT,crit를 조정하도록 설계된 MTJ 간에 테이퍼 HM이 공유됩니다. 이러한 접근 방식에서 각 MTJ의 상태를 감지하기 위해 MTJ(ISens)를 통해 전류가 흐릅니다. 그러나 공유 HM이 MTJ의 하단 접점을 형성한다는 점을 고려하면 ISens는 HM의 일부만 통과합니다. MTJ는 공유 HM에서의 위치에 따라 다양한 하단 접촉 저항을 경험하게 됩니다. HM 폭이 다르면 경로에서 HM 저항이 달라지며 이 저항은 접지에 연결된 HM 단자에서 멀리 배치된 MTJ의 경우 더 커진다는 점은 주목할 가치가 있습니다. 전류 경로에서 HM의 저항이 클수록 자기 저항(MR) 저하가 커지고 판독 신뢰성이 낮아집니다. 이 문제를 극복하기 위해 일부 작업에서는 측면 읽기 접근 방식을 사용하는 반면 다른 작업에서는 더미 양자화기를 사용하여 각 MTJ 저항을 감지합니다. 인접한 HM의 저항 차이는 감지 회로의 트랜지스터 크기를 조정하여 보상됩니다. 그러나 제안된 솔루션에서는 감지 회로의 복잡성이 증가하는 것은 MR 저하 문제를 완화하는 데 드는 비용입니다. 본 논문에서는 미래의 스핀-CMOS ADC 설계 지침을 제공하는 스핀트로닉 장치 기반 ADC 구현의 개념 증명을 조사합니다. 이를 위해 기존 전류 모드 플래시 ADC에서 SOT 기반 MTJ와 ISOTcrit가 각각 비교기 및 기준 전류(Iref) 역할을 하는 스핀-CMOS ADC를 제안, 설계 및 특성화합니다. 문헌18,19,20에서 제안된 구조에도 불구하고 이 구조에서는 평면 내 이방성 SOT 기반 MTJ(i-SOT-MTJ)가 병렬 분기에 배치되어 MR 공제 및 감지 회로의 복잡성을 완화합니다. . MR에 대한 HM 저항의 영향은 Ghanatian et al.20이 제안한 구조에서 추출한 측정 데이터를 본 논문에 제시된 접근 방식과 비교하여 표시됩니다. 두 가지 접근 방식 간의 MR 값을 비교하기 위해 i-SOT-MTJ가 사용됩니다. 그러나 Ghanatian et al.20은 수직 이방성 SOT 기반 MTJ(p-SOT-MTJ)를 사용했는데, 여기서 자성층(예: FL 및 PL)의 용이축 방향은 자성층의 평면에 수직입니다. i-SOT-MTJ와 비교하여 p-SOT-MTJ는 빠른 전환 및 확장성을 포함하여 여러 가지 이점을 제공합니다22. 그러나 p-SOT-MTJ에서는 스위칭이 결정적이지 않으며 외부 자기장이 필요하므로 복잡성과 공정 변동 민감도가 증가합니다. 이 문제를 극복하기 위해 VCMA(전압 제어 자기 이방성)23, 교환 바이어스(EB)24 및 STT20을 지원하는 SOT와 같은 여러 기술이 제안되었습니다. 제조 관점에서 볼 때 p-SOT-MTJ 스택은 일반적으로 초박형 Co/Pt 다층으로 구성됩니다. 이를 위해서는 증착 시스템에 두 개의 추가 타겟이 필요합니다. 또한 제안된 역 MTJ 구조(방법 섹션 참조)에서 참조 레이어는 MTJ 위에 있습니다. 하부층으로 인한 거칠기가 크고 수직자기이방성(PMA) 특성을 보장하기 어렵다. 나노제조 문제를 고려하여 우리는 Tarequzzaman et al.25에 설명된 대로 FL이 평면에서 약간 기울어진 스택을 사용하기로 결정했습니다. 측정 결과, 제안된 ADC의 MR 값이 Ghanatian et al.20이 제안한 구조보다 더 높은 것으로 나타났으며, 이는 제안한 구조에서 판독 신뢰성이 향상될 수 있음을 의미한다.